1. 项目概述如果你在搞基于TI Sitara系列处理器的硬实时应用比如用PRUProgrammable Real-Time Unit去抓取高速编码器脉冲、生成精密的PWM波形或者处理McASP音频流那你肯定绕不开一个核心硬件PRU中断控制器也就是INTC。这玩意儿是连接外部世界纷繁复杂的事件与PRU那确定性执行流水线的“交通枢纽”。手册里那些寄存器位域和映射表格看着头疼但理解透了你才能让PRU在微秒级甚至纳秒级的时间内对特定外部事件做出精准响应这才是发挥PRU硬实时威力的关键。很多新手觉得配置中断就是照着手册填几个寄存器地址结果要么是中断死活不来要么是一来就乱套系统行为完全不可预测。问题往往就出在没有吃透INTC那套“事件 - 通道 - 主机中断”的映射与优先级逻辑。今天我就结合手册和实际踩过的坑把这套机制掰开揉碎了讲清楚让你不仅能配通更能配得明白、配得稳健。2. PRU INTC 核心架构与设计哲学2.1 为什么需要专用的中断控制器在通用ARM核上跑Linux中断管理通常由GIC通用中断控制器这类复杂IP负责它要面对的是多任务、虚拟内存、复杂优先级抢占的宏观世界。但PRU的世界是微观的、确定性的。它的核心任务是以最小的延迟、最可预测的方式响应来自特定外设如ePWM、ECAP、GPIO的硬件事件。如果让PRU像ARM那样去处理一个庞大而复杂的中断向量表或者让软件去轮询查询中断源实时性就无从谈起。PRU INTC的设计哲学非常清晰硬件化、扁平化、可预测。硬件化从事件捕获、优先级仲裁到触发PRU中断输入全程由硬件逻辑完成软件开销几乎为零。扁平化它不搞太复杂的树状或网状中断拓扑而是采用“系统事件 - 通道 - 主机中断”的两级映射结构直观。可预测优先级规则是固定的、硬件实现的。对于映射到同一主机中断的多个通道编号小的通道优先级永远更高对于同一通道内的多个事件编号小的事件优先级更高。这种确定性对实时系统至关重要。2.2 INTC 核心功能模块全景手册里那张中断处理流程图Figure 12-23是理解INTC的钥匙我们可以把它拆解成几个清晰的阶段输入处理与标准化来自不同外设的中断信号其电气特性高电平有效还是低电平有效和类型电平触发还是边沿触发可能五花八门。INTC的第一道关卡就是“处理块”它负责将所有中断同步到INTC的内部时钟域并将它们统一转换为高电平有效的脉冲信号。这意味着无论你的外设中断是低有效还是高有效是电平还是边沿进入INTC核心逻辑前都被标准化了。这一点在配置时常常被忽略但它是后续一切正确工作的基础。使能门控标准化后的事件并不会直接冲向后级。每个系统事件0-63都有一个独立的“使能”开关。只有被使能的事件其状态变化才能继续向下传播。这个开关由软件通过EISR(Event Indexed Set Register) 或ESR(Event Set Register) 来控制。这是你决定“关心哪些事件”的第一道软件屏障。状态锁存事件发生后即使是一个脉冲其状态也需要被记录下来等待PRU或主机来处理。INTC有两套状态寄存器SRSR(System Event Raw Status Register)原始状态寄存器。只要事件发生符合极性/类型无论是否使能这里对应的位就会被置1。它反映了物理世界最原始的中断信号。SECR(System Event Enabled Status/Clear Register)使能状态寄存器。只有既发生又被使能的事件才会在这里置位。这是我们软件通常需要查询和清除的状态位。通道映射与聚合这是INTC最巧妙的设计之一。64个系统事件可以被映射到仅有的10个通道Channel 0-9上。你可以把通道理解为“优先级组”。例如你可以把所有关键的、需要快速响应的电机过流事件来自不同比较器映射到高优先级的Channel 0把一些非实时的状态报告事件映射到低优先级的Channel 9。多个事件可以映射到同一个通道它们在该通道的输出是“或”的关系——任何一个事件发生该通道就会有效。主机中断映射10个通道的输出需要最终送达“主机”。这里的主机可以是两个PRU核心Host Int 0, 1也可以是ARM/DSPHost Int 2-9。每个通道可以独立地映射到任意一个主机中断上。手册建议采用直通映射Channel x 映射到 Host Int x这简化了逻辑但并非强制。多个通道可以映射到同一个主机中断这时就需要优先级仲裁了。硬件优先级仲裁当多个事件同时发生或相继pending时谁先被处理INTC的硬件仲裁器严格遵循两层规则通道间优先级对于同一个主机中断编号小的通道优先级最高。如果Channel 0和Channel 5都映射到了Host Int 2且同时有效那么Channel 0对应的事件会优先被上报。通道内优先级对于映射到同一个通道的多个事件编号小的事件优先级最高。 仲裁结果体现在HIPIR(Host Interrupt Priority Index Register) 和GPIR(Global Priority Index Register) 寄存器中软件可以读取这些寄存器来快速获知当前最高优先级的待处理事件编号。中断嵌套控制这是一个高级功能允许高优先级中断打断正在处理的低优先级中断。INTC支持基于通道优先级的全局或单主机嵌套。通过设置GNLR或HINLR寄存器你可以设定一个“嵌套等级”。所有优先级等于或低于此等级的通道产生的中断在当前中断服务程序ISR执行期间会被临时屏蔽只有更高优先级的中断才能抢占。这避免了低优先级中断的“饥饿”问题并保护了关键中断的响应时间。3. 关键配置流程与寄存器详解理解了架构我们来看怎么把它配起来。手册12.7.5.10节给出了配置步骤但有些细节需要展开。3.1 配置前必须理清的思路在写第一行配置代码前你必须想清楚以下几件事事件源我的中断来自哪个外设对应哪个系统事件编号0-31是外部事件32-63是PRU内部事件例如ePWM0的周期中断可能对应系统事件24。目的地这个中断最终要通知谁PRU0PRU1还是ARM核这决定了目标主机中断Host Interrupt 0-9。优先级规划不同中断的紧急程度如何是否需要分组例如安全相关的急停信号最高优先级单独一个通道映射到PRU0多个传感器采样完成信号中等优先级可以聚合到另一个通道映射到PRU0调试信息上报最低优先级映射到ARM。嵌套策略是否需要高优先级中断抢占低优先级如果需要是全局嵌套还是针对单个主机中断嵌套3.2 分步配置实战与寄存器操作假设我们的场景是使用PRU0处理一个高速GPIO输入事件系统事件27假设映射到GPIO Bank0中断和一个ePWM0周期中断系统事件24。我们希望GPIO中断优先级更高并能抢占ePWM中断的处理。步骤1确定并配置系统事件极性/类型理论上所有输入INTC的事件都被统一视为高有效脉冲。SIPR(System Interrupt Polarity Register) 和SITR(System Interrupt Type Register) 通常在上电初始化后就被设置为默认值全1即高有效脉冲。但在有些平台或特定外设配置下你需要确认外设产生的中断信号是否符合这个预期。这一步常常被忽略但如果外设产生的是低电平有效信号而INTC期待高有效中断将永远无法被识别。通常在PRU开发中我们默认外设驱动如Linux内核中的pruss_intc驱动或板级初始化代码已经做好了这部分工作。但如果你是在裸机或深度定制环境中必须检查并配置这两个寄存器。步骤2映射系统事件到INTC通道这是核心配置之一。我们决定高优先级的GPIO事件27映射到Channel 0。低优先级的ePWM事件24映射到Channel 1。通道映射寄存器是CMR(Channel Map Register)共有16个CMR1-CMR16每个寄存器管理4个系统事件。每个事件用2个bit可表示0-3来指定通道但INTC有10个通道0-9所以实际上手册中每个事件对应的是寄存器中的一个字段通常多于2bit具体看手册位域定义例如可能是5bit可表示0-31但只使用0-9。我们需要找到管理事件24和27的CMR寄存器。关键点CMR寄存器的索引和位域需要仔细查阅具体芯片的TRM。例如事件24可能由CMR7的某个位域控制。操作时我们通常使用索引寄存器CMR_IDX和CMR寄存器来间接写入或者直接对CMR寄存器的绝对地址进行位操作。为了清晰以下以伪代码和概念操作为主// 假设通过查表或计算得到以下信息 // 事件24 由 CMR7 的 [11:8] 位控制应写入通道值 1 (0b0001) // 事件27 由 CMR7 的 [23:20] 位控制应写入通道值 0 (0b0000) // 方法1直接操作内存映射寄存器假设已映射好寄存器地址 volatile uint32_t *cmr7 (uint32_t*)(INTC_BASE CMR7_OFFSET); uint32_t temp *cmr7; temp ~(0xF 8); // 清零事件24对应的位域 temp | (1 8); // 设置事件24映射到通道1 temp ~(0xF 20); // 清零事件27对应的位域 temp | (0 20); // 设置事件27映射到通道0 *cmr7 temp;特别注意多个事件可以映射到同一通道但一个事件绝对不能映射到多个通道否则行为未定义。步骤3映射通道到主机中断我们计划两个中断都由PRU0处理。PRU0对应 Host Interrupt 0 和 1通过R31寄存器的bit30和31接收。按照手册建议的直通映射我们将Channel 0映射到Host Interrupt 0。将Channel 1映射到Host Interrupt 1。主机中断映射寄存器是HMR(Host Map Register)共3个HMR1-HMR3每个管理4个通道。配置方式与CMR类似。// 假设 Channel 0 由 HMR1 的 [3:0] 控制 Channel 1 由 HMR1 的 [7:4] 控制 volatile uint32_t *hmr1 (uint32_t*)(INTC_BASE HMR1_OFFSET); uint32_t temp *hmr1; temp ~0xFF; // 清零低8位 temp | (0 0) | (1 4); // Channel 0 - Host Int 0, Channel 1 - Host Int 1 *hmr1 temp;步骤4清除可能存在的残留中断状态在使能任何中断之前必须清除所有系统事件的状态位避免一使能就误触发。通过向SECR寄存器对应位写1或向SICR(System Interrupt Indexed Clear Register) 写入事件编号来清除。// 方法1通过索引清除寄存器 SICR volatile uint32_t *sicr (uint32_t*)(INTC_BASE SICR_OFFSET); *sicr 24; // 清除事件24 *sicr 27; // 清除事件27 // 注意有些实现中向SICR写入可能需要在两次写入间加入延迟或检查操作完成位。 // 方法2直接置位 SECR 对应位需知道SECR1/SECR2哪个bit对应哪个事件 // 假设事件24对应 SECR1 的 bit24 事件27对应 SECR1 的 bit27 volatile uint32_t *secr1 (uint32_t*)(INTC_BASE SECR1_OFFSET); *secr1 (1 24) | (1 27);步骤5使能主机中断我们需要使能 Host Interrupt 0 和 1以便INTC能将中断信号送达PRU0。通过HIEISR(Host Interrupt Enable Indexed Set Register) 写入主机中断编号。volatile uint32_t *hieisr (uint32_t*)(INTC_BASE HIEISR_OFFSET); *hieisr 0; // 使能 Host Int 0 *hieisr 1; // 使能 Host Int 1步骤6配置中断嵌套可选为了实现GPIO中断Channel 0抢占ePWM中断Channel 1我们需要启用嵌套。由于只涉及PRU0Host Int 0 和 1我们可以选择配置针对 Host Interrupt 0 的嵌套因为高优先级中断在Host Int 0上。但更常见的做法是设置全局嵌套等级GNLR。 我们希望当Channel 1优先级较低的中断正在处理时Channel 0优先级较高的中断还能进来。那么在ePWM的ISR开始时我们应该设置嵌套等级为1即屏蔽Channel 1及更低优先级的通道。这样只有Channel 0优先级0能产生新的中断。// 在ePWM的ISR开始时假设在PRU汇编或C环境中能访问INTC寄存器 volatile uint32_t *gnlr (uint32_t*)(INTC_BASE GNLR_OFFSET); *gnlr 1; // 设置全局嵌套等级为1屏蔽 Channel 1-9 // ... 执行ePWM ISR ... // 在ePWM的ISR结束前恢复嵌套等级 *gnlr 0; // 清除全局嵌套允许所有中断注意嵌套操作需要非常小心必须在ISR入口和出口成对操作并且要考虑中断重入等问题。对于简单应用初期可以不使用嵌套。步骤7使能系统事件最后打开我们关心的两个事件的开关。通过EISR(Event Indexed Set Register) 写入事件编号。volatile uint32_t *eisr (uint32_t*)(INTC_BASE EISR_OFFSET); *eisr 24; // 使能系统事件24 (ePWM0) *eisr 27; // 使能系统事件27 (GPIO Bank0)步骤8全局使能INTC这是最后一步也是总开关。设置GER(Global Enable Register) 的使能位。volatile uint32_t *ger (uint32_t*)(INTC_BASE GER_OFFSET); *ger | 0x1; // 全局使能重要顺序务必遵循“先映射后使能”的原则。特别是全局使能GER应该在所有具体配置完成后最后开启避免配置过程中产生不可控的中断。4. PRU侧的编程与响应机制INTC配置好了事件如何到达PRU并触发动作呢这涉及到PRU核心的机制。4.1 主机中断与PRU R31寄存器的连接对于PRU0和PRU1Host Interrupt 0连接到PRUx R31寄存器的 bit 30。Host Interrupt 1连接到PRUx R31寄存器的 bit 31。当INTC断言一个主机中断时对应的R31位会被硬件置位。PRU程序可以通过两种方式感知轮询方式PRU代码在一个循环中不断读取R31寄存器检查bit30或31是否被置1。这种方式简单但会占用PRU的算力且响应延迟取决于循环速度。中断方式这才是发挥PRU实时性的关键。PRU支持一条特殊的指令HALT。当PRU执行HALT后它会进入低功耗休眠状态直到R31的bit30或31被置位才会唤醒并继续执行下一条指令。这实现了事件驱动的零开销等待。4.2 一个典型的中断驱动PRU程序流程; 伪代码示例 - PRU0 等待 Host Int 0 (GPIO事件) 和 Host Int 1 (ePWM事件) ; 初始化代码... ; 配置PRU0的CONTROL寄存器确保使能等 MAIN_LOOP: ; 等待任意中断到来。R31的bit30或31被置位会唤醒HALT HALT ; 唤醒后首先判断是哪个中断 ; 读取R31检查bit30和31 LDI r0, 0x40000000 ; bit30 mask for Host Int 0 LDI r1, 0x80000000 ; bit31 mask for Host Int 1 AND r2, r31, r0 ; 检查Host Int 0 QBNE HANDLE_GPIO, r2, 0 AND r2, r31, r1 ; 检查Host Int 1 QBNE HANDLE_EPWM, r2, 0 ; 如果不是预期中断跳回继续等待或错误处理 JMP MAIN_LOOP HANDLE_GPIO: ; 1. 清除PRU侧的中断标志可选但建议 ; 向R31的bit30写1可以清除该中断输入不对于Host Int输入通常不是通过写R31清除。 ; 正确做法是清除INTC中的系统事件状态位SECR。 ; 这通常需要通过访问INTC寄存器空间来完成。PRU可以访问整个内存空间。 LDI32 r3, INTC_BASE_ADDR SECR1_OFFSET LDI r4, (1 27) ; 事件27的位 SBCO r4, r3, 0, 4 ; 写SECR1清除事件27状态 ; 2. 处理GPIO中断服务程序 ; ... 你的业务逻辑 ... ; 3. 处理完成后返回主循环 JMP MAIN_LOOP HANDLE_EPWM: ; 1. 清除INTC中的ePWM事件状态 LDI32 r3, INTC_BASE_ADDR SECR1_OFFSET LDI r4, (1 24) ; 事件24的位 SBCO r4, r3, 0, 4 ; 2. 处理ePWM中断服务程序 ; ... 你的业务逻辑 ... ; 3. 返回主循环 JMP MAIN_LOOP关键点在PRU的ISR中必须清除INTC中对应的系统事件状态位SECR。如果不清除该中断状态会一直保持pending导致PRU退出HALT后立即再次进入中断形成死循环。同时清除操作也通知INTC该中断已被处理可以接受下一次触发。4.3 从PRU主动触发系统事件系统事件32-63是由PRU自身通过写R31寄存器产生的。这用于PRU向另一个PRU核或ARM/DSP主机发送中断信号。例如PRU0处理完数据后可以通过触发一个系统事件来通知ARM核来取数据。; PRU0 触发系统事件 32 (映射到 Host Int 2, 通往ARM) LDI r0, 32 ; 系统事件编号 LSL r0, r0, 16 ; 事件编号放在R31的[21:16]位 OR r0, r0, 0x00000001 ; 同时设置bit01表示触发事件 MOV r31, r0 ; 写入R31触发事件在ARM侧需要配置INTC将系统事件32映射到某个通道并最终映射到ARM的中断控制器如GIC对应的中断号上并编写相应的Linux内核中断服务程序。5. 常见问题、调试技巧与避坑指南配置PRU INTC时90%的问题都出在映射关系、状态清除和使能顺序上。下面是一些实战中总结的坑和排查方法。5.1 中断不触发这是最常见的问题。请按以下清单排查事件源确认外设本身的中断产生了没有用示波器或逻辑分析仪抓一下中断信号线或者通过读取外设的中断状态寄存器来确认。PRU INTC只是个中转站源头没信号后面全白搭。INTC输入处理检查确认SIPR和SITR寄存器配置是否符合外设中断信号的特性高有效脉冲。如果不确定可以尝试读取SRSR原始状态寄存器。如果事件发生了SRSR对应位应该会被置1无论是否使能。如果SRSR没置位问题出在INTC的输入前端信号路径、极性/类型配置。事件使能确认检查ESR或通过EISR操作确认你关心的事件使能位已经置1。可以读取ESR寄存器来验证。通道映射确认读取CMR寄存器确认你的事件确实映射到了你期望的通道。一个常见的错误是算错了CMR寄存器的位域导致映射到了错误的通道甚至未使用的通道。主机中断映射确认读取HMR寄存器确认通道映射到了正确的主机中断。特别是PRU的中断Host Int 0/1和ARM的中断Host Int 2-9别搞混。主机中断使能确认检查HIEISR操作是否成功或者读取主机中断使能寄存器确认。全局使能确认GER寄存器的使能位开了吗PRU侧配置如果目标是PRUPRU核心的CONTROL寄存器使能了吗PRU程序是否执行到了HALT指令PRU的WAKEUP寄存器是否允许R31的中断输入唤醒WAKEUP寄存器需要设置为能响应R31的相应位例如对于Host Int 0需要使能R31的bit30对应的唤醒位。状态未清除导致的阻塞这是最隐蔽的坑之一。如果一个高优先级的中断状态一直没有被清除SECR它可能会一直占据着优先级仲裁导致低优先级中断永远无法被上报。即使你认为这个中断没发生也要在初始化时清除所有可能用到的系统事件状态。5.2 中断触发一次后不再触发状态清除问题99%的原因是ISR中没有正确清除SECR状态位。在PRU或主机的中断服务程序中必须在退出前向SECR对应位写1或向SICR写入事件编号。只清除PRU R31的标志是不够的因为那是INTC的输出结果不是根源。外设中断标志未清除INTC的状态清除了但产生中断的外设模块如ePWM、ECAP自己的中断标志位你清除了吗如果没清外设可能不会产生下一次中断脉冲。需要在你的ISR中同时清除外设的中断标志。中断嵌套与屏蔽如果你启用了嵌套GNLR或HINLR并且在ISR中设置了嵌套等级但在退出前没有恢复会导致该中断本身或更低优先级的中断被永久屏蔽。确保嵌套设置是成对、可逆的。5.3 中断响应延迟过大PRU执行路径检查PRU的ISR代码是否过于冗长。PRU虽然快但如果你在ISR里做了复杂的计算或内存访问还是会增加延迟。对于极速响应ISR应只做最必要的操作如读取数据、清除标志将非实时任务推迟到主循环或通知给ARM处理。内存访问延迟PRU访问片外DDR或通过OCP总线访问复杂外设的寄存器延迟远高于访问其本地RAM。尽量避免在ISR中进行此类访问。总线竞争如果PRU和ARM或其他主机同时激烈访问共享资源如INTC寄存器所在的总线可能会产生仲裁延迟。虽然不常见但在极端高负载下需考虑。5.4 调试技巧寄存器打印在Linux用户空间可以通过devmem2或编写小程序直接读取INTC的关键寄存器SRSR,SECR,HIPIR,GPIR实时查看中断状态、pending事件和优先级索引。这是最直接的诊断手段。PRU调试器使用CCS或相关调试工具可以在PRU代码中设置断点单步跟踪观察R31的值和程序流精确判断中断是否到达以及ISR执行情况。系统事件追踪有些高级仿真器或芯片可能支持对系统事件线的监控可以图形化看到事件的发生、传递和清除过程。从简单开始先用一个确定能产生的中断比如用一个GPIO引脚接高电平模拟一个持续中断进行测试确保INTC到PRU的整个通路是通的。然后再接入真实的外设中断。配置PRU INTC就像设计一个精密的铁路调度系统每个事件是火车通道是轨道主机是车站。理解每一段轨道的走向、每一个信号灯的意义才能让关键任务准点到达。它不像在Linux下写个中断处理函数那么简单直接需要你同时考虑硬件映射、寄存器配置和两侧PRU和ARM的软件协同。但一旦掌握你就获得了在确定性时域内驾驭硬件事件的强大能力这正是工业控制、电机驱动、高速通信等硬实时应用的基石。
