1. 项目概述为什么汽车摄像头需要SerDes如果你拆开过近几年的汽车尤其是那些带有360度环视、高级驾驶辅助系统ADAS或者流媒体后视镜的车型你可能会发现一个有趣的现象从前保险杠到车身控制器ECU的摄像头线束似乎比想象中要“纤细”得多。过去一个摄像头可能需要一组十几根的并行线缆来传输数据、同步信号和电源而现在一根看起来平平无奇的同轴电缆就搞定了一切。这背后串行器/解串器SerDes技术功不可没。我接触过不少车载摄像头项目从早期的模拟摄像头到后来的LVDS并行传输再到现在的SerDes方案每一次技术迭代都伴随着对可靠性、成本和布线复杂度的极致追求。SerDes简单来说就是一个“打包-传输-拆包”的过程。在摄像头端串行器Serializer将图像传感器输出的高速并行数据比如12位数据线、行场同步、像素时钟打包成一路高速串行数据流这根数据流通过单根差分线对或同轴电缆传输到车内的ECU端最后解串器Deserializer再将串行数据流还原成原始的并行信号交给图像处理器ISP或SoC进行处理。德州仪器TI的DS90UB933-Q1正是为这一场景量身定制的车规级串行器。它的核心价值在于不仅传输视频数据还通过同一对差分线或同轴电缆实现了双向控制通道通常基于I2C和电源Power over Coax PoC的共缆传输。这意味着对于安装在车门、后视镜、保险杠这些“偏远地区”的摄像头我们不再需要分别布设视频线、控制线和电源线一根同轴电缆全搞定。这带来的好处是显而易见的线束成本大幅降低、连接器数量减少意味着潜在的故障点减少、整车重量减轻并且更有利于在狭小空间内进行布线。本文将聚焦于DS90UB933-Q1在同轴电缆Coaxial应用中的设计要点。我会结合数据手册中的核心信息和我自己在项目中踩过的坑为你拆解从电源时序、交流耦合到PCB布局的每一个关键环节。无论你是正在评估SerDes方案还是已经进入设计阶段希望这些经验能帮你避开一些常见的陷阱。2. 核心设计思路与方案选型2.1 为什么选择同轴电缆而非双绞线DS90UB933-Q1支持两种主要的传输介质屏蔽双绞线STP和同轴电缆。在汽车摄像头应用中同轴电缆往往是更主流的选择。这背后有几个关键的考量点。首先是抗电磁干扰EMI能力。汽车电子环境堪称“电磁地狱”点火系统、电机、大功率逆变器都会产生强烈的电磁噪声。同轴电缆因其独特的结构——中心导体、绝缘层、编织屏蔽层和外护套——提供了近乎完美的屏蔽。信号在中心导体中传输屏蔽层将电场完全约束在内部对外界干扰的抵御能力极强。相比之下STP虽然也有屏蔽层但其双绞结构对磁场干扰的抑制更好但在应对汽车内复杂的宽频谱电场干扰时同轴电缆通常表现更稳健。其次是阻抗匹配与信号完整性。标准的视频同轴电缆如RG174、RG58特性阻抗是50Ω这与DS90UB933-Q1在单端模式下的输出阻抗是天然匹配的。匹配的阻抗可以最大限度地减少信号在传输线两端的反射保证眼图质量。而STP需要100Ω的差分阻抗对线缆的绞距、屏蔽工艺要求更严格成本可能更高。再者是“一线通”的便利性。同轴电缆的中心导体用于传输高速串行数据而屏蔽层则可以巧妙地用作直流电源和地线的回流路径实现真正的单线传输。虽然STP也能通过类似技术Power over STP供电但在工程实现上同轴电缆的PoC方案更为成熟和常见。最后是机械与连接器考量。汽车级同轴连接器如FAKRA、H-MTD已经形成了完整的标准体系具有优秀的防水、防振和盲插性能非常适合在恶劣的汽车环境中使用。注意选择STP还是同轴最终取决于系统架构、成本预算和具体的EMC要求。如果摄像头模组与ECU距离非常近如舱内摄像头且空间允许使用差分对STP也是一个可选方案。但针对车外远程摄像头同轴电缆几乎是默认答案。2.2 FPD-Link III协议栈解析DS90UB933-Q1采用的是TI的FPD-Link III协议。理解这个协议栈对于后续的调试和问题定位至关重要。它不是一个简单的串行器而是一个集成了物理层PHY和部分链路层功能的复杂芯片。物理层高速正向通道这是主干道。串行器将并行像素数据、行场同步HSYNC/VSYNC和像素时钟PCLK编码成一条高速串行流。以100MHz的像素时钟为例在10位模式下数据率为1.4 Gbps100MHz * 14位/时钟周期含编码开销在12位模式下数据率可达1.87 Gbps。这个高速流通过CMLCurrent Mode Logic驱动器输出具有摆幅小、速度快的优点。双向控制通道BCC这是隐藏在高速数据流中的“带内”通道。串行器会将本地I2C总线的通信内容调制到高速串行流上传输到解串器端再解调出来。同时解串器端的I2C通信也能反向传回。这意味着主控SoC可以通过同一根电缆直接访问摄像头端的图像传感器寄存器进行初始化、模式切换等操作无需额外的控制线。本地I2C与GPIODS90UB933-Q1本身也是一个I2C从设备主控可以通过本地I2C总线配置其内部寄存器如传输模式、GPIO状态等。它提供了4个GPIO引脚GPO[3:0]可以配置为输入或输出用于控制摄像头模组上的其他器件如复位、电源使能或读取状态。电源与时钟芯片需要干净的1.8V核心电压V(VDD_n)和可选的1.8V/2.8V/3.3V I/O电压V(VDDIO)。内部锁相环PLL需要参考时钟通常由图像传感器提供的PCLK来生成高速串行时钟。整个协议栈的精妙之处在于高度集成和透明性。对于系统开发者而言仿佛摄像头传感器和主控SoC之间仍然是通过并行的“虚拟电缆”直连的SerDes芯片在中间完成了所有复杂的编码、调制和解调工作大大降低了系统设计的复杂度。3. 电源设计时序是生命线对于任何高速混合信号芯片电源设计都是重中之重而对于DS90UB933-Q1电源时序更是关乎能否正常启动的“生命线”。数据手册中的图8-1和表8-1给出了明确的建议但光看图表不够我们必须理解其背后的原因。3.1 电源轨与上电序列详解DS90UB933-Q1主要有两个电源域V(VDDIO)I/O电源用于给芯片的输入/输出缓冲器供电电平需要与连接的图像传感器或微控制器匹配可以是1.8V、2.8V或3.3V。V(VDD_n)核心电源固定为1.8V为芯片内部的模拟电路、PLL、逻辑核心供电。一个常见的简化设计是将V(VDDIO)和V(VDD_n)都连接到同一个1.8V电源上。这完全可行但必须严格遵守时序要求。关键时序参数解析对照表8-1t0 (V(VDDIO)上升时间)要求在0.05ms到5ms之间且必须是单调上升。这意味着电源在上电过程中不能有跌落或振荡。过快的上升时间0.05ms可能导致浪涌电流过大过慢5ms则可能使芯片内部状态机在未达到稳定电压前就尝试启动导致异常。t1 (V(VDDIO) 到 V(VDD_n) 延迟)最小值是0ms。这意味着V(VDDIO)必须早于或同时于V(VDD_n)达到其工作电压的10%。这是为了防止I/O引脚在核心逻辑未上电时收到不确定的电平导致闩锁Latch-up或引脚状态混乱。在实际设计中如果使用同一电源这个条件自然满足。t2 (V(VDD_n)上升时间)同样要求在0.05ms到5ms之间单调上升。t3 (V(VDD_n) 到 PDB VIH 延迟)这是最容易被忽视也最容易出问题的时序。它要求V(VDD_n)达到其标称电压的90%后PDBPower Down Bar低电平有效关断引脚被拉高的时间必须在0ms到16ms之间。如果PDB在V(VDD_n)稳定后超过16ms才被拉高芯片可能无法正常初始化。t4 (PDB 到 GPO2 延迟)PDB拉高后GPO2引脚通常用于控制摄像头传感器复位至少需要1.3ms的延迟才能改变状态。这是为了给芯片内部逻辑足够的时间完成上电复位POR和初始化。3.2 PDB引脚的控制策略PDB引脚是控制芯片上电和关断的关键。数据手册给出了两种推荐方案GPIO直接控制首选使用主控MCU或处理器的GPIO直接控制PDB引脚。这是最灵活、最可靠的方式。你可以在软件中精确控制上电时序先确保V(VDDIO)和V(VDD_n)稳定通常通过监控电源轨或等待固定延时然后再将GPIO输出高电平。在系统休眠时也可以通过拉低PDB来彻底关断串行器降低静态功耗。RC延迟电路备选如果主控没有多余的GPIO可以将PDB通过一个RC网络连接到V(VDDIO)电源轨。例如用一个10kΩ电阻和1µF电容组成低通滤波器。这样当V(VDDIO)上电时PDB引脚电压会缓慢上升从而实现延迟上电。但这种方法的缺点是时序不可控受电源爬升速度和RC常数影响大且无法实现主动关断。仅在成本极度敏感且无GPIO可用的场景下考虑。我踩过的坑在一个早期项目中我们采用了RC延迟方案。在常温下一切正常但在-40°C低温启动测试时出现了约10%的失败率。排查后发现低温下电容容值变化导致PDB上升时间变慢偶尔会超过t3规定的16ms窗口。后来改为GPIO控制问题彻底解决。教训是对于车规级应用环境温度范围宽-40°C到105°C无源RC电路的稳定性远不如有源GPIO控制。3.3 电源去耦与滤波设计高速SerDes芯片对电源噪声极其敏感尤其是内部的PLL电路。糟糕的电源纹波会直接导致时钟抖动Jitter增加进而恶化输出眼图降低链路裕量。布局与电容选型要点分层电容策略按照数据手册建议采用“大容量钽电容 多个小容量陶瓷电容”的组合。例如在电源入口处放置一个22µF的钽电容C15作为储能和低频滤波。在芯片的每个电源引脚VDDCML, VDDPLL, VDDT, VDDD, VDDIO附近放置一个0.1µFC8-C12和一个0.01µFC3-C7的陶瓷电容。小电容0.01µF要尽可能靠近引脚放置以滤除高频噪声。磁珠Ferrite Bead的使用数据手册原理图中的FB1-FB4是可选的但我强烈建议加上。它们用于隔离不同电源域之间的噪声特别是模拟电源如VDDPLL和数字电源。选择时要注意在100MHz频率下阻抗约为1kΩ但直流电阻要非常小1Ω以避免产生过大的压降。例如Murata的BLM18PG系列就是常用选择。电源平面设计尽可能为1.8V核心电源和I/O电源提供完整的、低阻抗的电源平面。即使不能单独铺层也要保证电源走线足够宽。所有去耦电容的接地端都应该通过过孔直接连接到完整的地平面形成最短的回流路径。4. 信号完整性设计从芯片引脚到连接器信号从串行器的CML驱动器出来经过PCB走线、连接器最终进入同轴电缆。这个通道上的每一个环节都会影响最终到达解串器的信号质量。4.1 交流耦合AC-Coupling的必须性与电容选择FPD-Link III协议要求传输路径必须是交流耦合。这意味着需要在串行器的输出DOUT/DOUT-和解串器的输入RIN/RIN-之间串联电容。其根本目的是隔离发送端和接收端的直流偏置电压防止因两地电位不同共模电压差异导致的大电流损坏器件或影响接收灵敏度。对于同轴电缆应用连接方式如图8-3所示DOUT通过一个0.1µF的电容C1连接到同轴电缆的中心导体。DOUT-这个引脚在单端模式下是“未使用的”。但绝不能悬空必须通过一个0.047µF的电容C2串联一个50Ω的电阻到地。这个50Ω电阻提供了交流路径与同轴电缆的特性阻抗匹配保证了信号完整性。电容选型的门道容值0.1µF和0.047µF是TI基于其芯片输出阻抗和传输速率推荐的典型值。它需要足够大以保证在传输信号的最低频率分量与编码方式有关下容抗足够小不引起信号衰减。通常使用±10%或±20%精度的X7R或X5R材质陶瓷电容即可。封装与材质必须使用小封装、高频特性好的电容。数据手册明确建议“使用最小可用封装的电容”。这是因为电容的封装会引入寄生电感ESL。在吉比特级别的速率下这个寄生电感会和电容本身形成谐振在某个频率点阻抗反而变大失去去耦或耦合作用。通常推荐0402或0201封装的陶瓷电容。材质上C0GNP0的温度稳定性和高频特性最好但容量做不大且成本高X7R是性价比和性能的平衡之选足以满足此应用。布局位置这两个耦合电容必须极其靠近串行器的输出引脚放置。任何在电容之前的走线 stub残段都会成为阻抗不连续点引起信号反射。理想情况是从芯片引脚到电容焊盘的走线长度应小于50 mil约1.27mm。4.2 PCB布局高速走线的黄金法则DS90UB933-Q1采用WQFN封装引脚密集对布局布线提出了高要求。图10-2展示了一个优秀的布局范例。高速差分对DOUT/DOUT-布线要点阻抗控制目标阻抗是50Ω单端。这需要通过PCB叠层计算来实现。你需要与PCB板厂沟通明确指定高速信号层的介质厚度、线宽和线距以达到50Ω的特性阻抗。通常需要提供阻抗控制图。等长与对称虽然同轴电缆是单端传输但在PCB上DOUT和DOUT-仍然应该作为一对差分线来布线。保持两条走线长度严格一致等长并保持对称的走线形状这有助于保证信号质量并减少共模噪声的产生。最短路径从芯片引脚到AC耦合电容再到连接器这条路径必须尽可能短。避免任何不必要的拐弯如果必须转弯使用45度角或圆弧拐角避免90度直角。参考平面高速走线下方必须有一个完整、无分割的地平面GND作为参考。这为信号提供了清晰的回流路径减少电磁辐射和串扰。避免高速线跨过电源平面分割缝。远离干扰源让高速走线远离时钟线、开关电源节点、数字GPIO等噪声源。遵循数据手册中的“S/2S/3S”规则差分对内部间距为S差分对之间的间距至少为2S高速线与低速LVCMOS信号之间的间距至少为3S。电源过孔与散热焊盘DAP WQFN封装底部有一个大的裸露焊盘DAP这个焊盘必须可靠地焊接在PCB的接地焊盘上。它不仅是重要的接地路径也是主要的散热通道。PCB上对应的接地焊盘需要打多个过孔连接到内部地平面以增强散热和气连接。钢网开窗时通常建议将DAP区域的开口分为4个小方格如图10-1所示以防止焊接时芯片因焊锡表面张力而“浮起”或倾斜。4.3 同轴连接器与PoC网络布局如果采用Power over Coax方案那么为同轴电缆供电的滤波网络通常由电感和电容组成LC滤波器用于分离直流电源和高速交流信号的布局至关重要。核心原则PoC网络必须紧靠同轴连接器放置如图10-3所示。为什么从PoC网络输出端到连接器引脚之间的这段走线对于高速信号来说是一段“stub”残段。这段stub会像天线一样引起信号反射和辐射严重劣化信号完整性。必须将这段走线的长度缩短到极致理想情况是PoC网络的输出端几乎就是连接器的焊盘。5. 配置与初始化让芯片跑起来硬件设计正确只是第一步正确的软件配置才能让芯片开始工作。DS90UB933-Q1的配置主要通过I2C总线完成。5.1 关键寄存器配置流程上电并满足时序要求后芯片进入默认状态。但通常我们需要通过I2C访问其内部寄存器进行配置。主要配置项包括器件ID与I2C地址通过MODE和ID[x]引脚的上拉/下拉电阻可以设置芯片的I2C从机地址。这允许一条I2C总线上挂载多个串行器。具体电阻配置需要查阅数据手册中的“MODE Setting Table”和“ID[x] Setting Table”。传输模式设置寄存器0x05这是最重要的寄存器之一。Bit[5] (MODE_SEL)必须设置为1使能串行器模式。Bit[1:0] (DATA_FORMAT)设置为00代表10位数据模式设置为01代表12位数据模式。这必须与你的图像传感器输出位宽以及解串器端的配置匹配。GPIO配置寄存器0x0D和0x0E用于配置GPO[3:0]引脚的方向输入/输出和输出电平。例如通常会将GPO2配置为输出并用于控制图像传感器的复位引脚实现主控对摄像头的同步复位控制。上电时序补救配置寄存器0x27如果硬件上无法保证t3时序PDB在V(VDD_n)稳定后16ms内拉高则必须在PDB拉高后通过I2C执行一段特定的写序列来“唤醒”芯片// 假设I2C写函数为 i2c_write(dev_addr, reg_addr, value) i2c_write(0x18, 0x27, 0x28); // Step 1 i2c_write(0x18, 0x27, 0x20); // Step 2 i2c_write(0x18, 0x27, 0x00); // Step 3这段操作会引起前向通道的短暂重启但能确保芯片进入正常工作状态。务必在电源序列完成至少10ms后再执行且三条写命令之间不能有延迟。5.2 双向控制通道BCC的使能与验证BCC功能通常是默认使能的。它的美妙之处在于“透明性”。主控SoC访问摄像头传感器时只需要像平常一样发起I2C读写目标地址是传感器的地址。DS90UB933-Q1和配套的解串器如DS90UB934-Q1会自动完成协议的封装、传输和解封装。验证BCC是否工作确保串行器和解串器之间的高速链路已经建立通常通过检测解串器的锁相状态引脚LOCK。从主控端尝试读取摄像头传感器的某个已知寄存器例如制造商ID寄存器。如果能够正确读取说明BCC通道工作正常。注意I2C速率BCC通道的速率受限于高速串行链路的带宽。通常建议将本地I2C和BCC的速率设置在400kHz以下以保证可靠性。过高的I2C速率可能导致BCC传输超时或错误。6. 调试与故障排查实录即使设计再仔细调试阶段也总会遇到问题。以下是几个我遇到过的典型故障及其排查思路。6.1 无图像输出从电源到信号的检查清单这是最常见的问题。排查应该按照信号流的方向系统性地进行。排查步骤检查点工具与方法可能原因与解决措施1. 电源与基础所有电源电压1.8V 3.3V等是否准确、稳定万用表、示波器电压不对或纹波过大。检查LDO、去耦电容。PDB引脚电平是否为高万用表PDB未拉高芯片处于关断状态。检查上拉电阻或GPIO控制逻辑。参考时钟PCLK是否存在频率/幅值是否正常示波器传感器未输出时钟。检查传感器供电、复位和配置。2. 芯片状态本地I2C能否访问DS90UB933-Q1I2C调试器如USB-I2C适配器I2C线路连接错误、上拉电阻缺失、地址不对。配置寄存器如0x05是否写入成功I2C调试器写入失败。检查I2C时序、确认芯片已上电。3. 高速链路解串器端的LOCK引脚是否为高万用表/示波器链路未建立。检查同轴电缆连接、阻抗匹配、AC耦合电容。串行器DOUT引脚是否有高速信号输出高频示波器1GHz带宽无输出检查配置、电源有输出但波形差检查PCB布局、电源噪声。测量眼图质量在解串器端CML输入引脚高速示波器眼图软件眼图闭合检查电缆质量、长度、连接器或串行器输出驱动强度可通过寄存器调节。4. 数据与同步解串器并行输出端是否有数据变化逻辑分析仪有变化但非图像检查数据位序映射MSB/LSB无变化检查BCC通道确认解串器配置与串行器匹配。HSYNC/VSYNC信号是否正常逻辑分析仪/示波器同步信号错误。检查传感器输出格式与SerDes配置是否匹配如BT.656, RAW等。6.2 图像花屏、闪烁或丢帧这类问题通常与信号完整性或时钟稳定性有关。电源噪声用示波器仔细测量芯片的1.8V核心电源V(VDD_n)和PLL电源VDDPLL上的纹波。在吉比特速率下几十毫伏的高频噪声就足以导致PLL抖动增加引起数据误码。确保去耦电容布局正确磁珠参数合适。时钟抖动图像传感器输出的PCLK质量是源头。检查PCLK的抖动是否在传感器规格书范围内。过大的时钟抖动会被串行器的PLL放大导致串行数据抖动超标。确保给传感器提供干净的时钟和电源。电缆与连接器同轴电缆损坏、屏蔽层接触不良、连接器虚焊或阻抗不连续都会导致信号反射和衰减。尝试更换一根短的高质量电缆进行对比测试。检查连接器的焊点是否饱满屏蔽层是否360度可靠接地。地环路干扰如果摄像头端和ECU端的地电位存在较大差异可能会通过同轴电缆的屏蔽层形成地环路电流引入低频噪声。确保系统有良好的单点接地策略PoC网络中的共模电感如果使用有助于抑制此类干扰。6.3 双向控制通道BCC通信失败BCC通信失败表现为主控无法访问摄像头传感器。链路未建立BCC依赖于高速前向链路。首先确认解串器的LOCK信号是否有效。I2C上拉电阻BCC两端的本地I2C总线上都需要上拉电阻通常4.7kΩ。检查是否遗漏。速率过高将主控和串行器/解串器的I2C时钟速率降低到100kHz或更低进行测试。高速率下BCC的协议封装/解封装可能来不及处理。地址冲突确保串行器、解串器和摄像头传感器的I2C地址都不冲突。DS90UB933-Q1的地址由MODE/ID引脚决定默认可能与传感器冲突需要修改。使用TI提供的调试工具如果有条件使用TI的FPD-Link III评估板和配套的GUI软件可以直观地监控BCC通信数据包是定位问题的利器。7. 进阶考量与设计优化当基本功能实现后为了提升系统的鲁棒性和可靠性尤其是在严苛的汽车环境中还需要考虑以下几点。7.1 EMC/EMI设计与测试汽车电子必须通过严格的电磁兼容性测试包括辐射发射RE和辐射抗扰度RI。辐射发射主要噪声源是吉比特级别的高速串行信号。除了之前提到的良好屏蔽电缆和连接器PCB设计是关键。确保高速线走在内层参考图10-2并被地平面上下包裹。在连接器处电缆屏蔽层要通过低阻抗例如金属簧片或360度压接连接到PCB的接地屏蔽层。在电源入口处使用π型滤波电路电容-电感-电容来抑制电源线上的高频噪声。辐射抗扰度系统需要抵抗外部无线电波如手机、广播的干扰。除了依赖电缆和连接器的屏蔽在PCB上可以在高速信号线附近放置接地过孔“围栏”形成额外的屏蔽。确保所有芯片的裸露焊盘DAP都良好接地为噪声提供泄放路径。7.2 长距离传输与电缆补偿DS90UB933-Q1集成了可编程的预加重Pre-emphasis功能而配套的解串器如DS90UB934-Q1则集成了自适应均衡器Equalizer。预加重可以在发送端增强信号的高频分量以补偿电缆对高频信号的衰减。均衡器则在接收端对衰减和失真的信号进行修复。何时需要调整当使用较长如10米或质量较差的同轴电缆时眼图可能会闭合。此时可以尝试通过I2C调整串行器的预加重强度相关寄存器请查阅数据手册。如何调整最好的方法是使用高速示波器在解串器输入端观察眼图。逐步增加预加重级别观察眼图的张开度是否改善。注意过度的预加重会导致信号过冲同样会劣化信号质量并增加EMI。需要找到一个平衡点。咨询TI对于特定的电缆型号和长度TI的应用工程师通常能提供经过验证的预加重和均衡器设置参数。在项目早期与芯片原厂沟通可以节省大量调试时间。7.3 热设计与可靠性DS90UB933-Q1是车规级芯片工作温度范围是-40°C到105°C环境温度。在密闭的摄像头模组或高温的ECU盒内芯片结温可能会更高。计算功耗与温升根据数据手册中的典型功耗值估算芯片的发热量。结合PCB的导热性能层数、铜厚、过孔和可能的散热措施如散热片、导热硅胶垫估算芯片结温是否在安全范围内通常要求低于125°C。利用DAP散热WQFN封装的DAP是主要散热路径。务必在PCB上设计足够大的接地铜皮并打上多个导热过孔通常9-16个将热量传导到内部地平面或底层利用整个PCB散热。实际测试在高温舱中进行系统级高温老化测试使用热电偶或红外热像仪直接测量芯片表面温度是验证热设计最可靠的方法。设计一个基于DS90UB933-Q1的汽车摄像头链路是一个融合了高速电路设计、电源管理、信号完整性和软件配置的系统工程。成功的秘诀在于对细节的把握毫秒级别的电源时序、毫米级别的电容布局、欧姆级别的阻抗匹配。这份指南源于数据手册但更源于实际项目中遇到的问题和解决方案。希望它能帮助你搭建出稳定、可靠的视频传输链路让每一次驾驶都拥有更清晰、更安全的视野。记住在高速数字设计里没有“差不多”只有“刚刚好”。
