1. 项目概述从芯片手册到设计实战在电源设计的江湖里低压差线性稳压器LDO一直扮演着“稳压基石”的角色。它不像开关电源那样能效惊人但胜在输出纹波极低、响应速度快、外围电路简单是给模拟前端、射频模块、精密传感器和微处理器内核供电的“定海神针”。今天要聊的TPS7B85-Q1就是德州仪器TI面向汽车电子和工业应用推出的一款高性能LDO。它最高支持40V输入输出电流可达150mA集成了可调电源好PG和感应输入SI监控功能算得上是中小功率、高可靠性应用中的“多面手”。很多工程师拿到芯片手册往往直奔典型应用电路和参数表这当然没错。但手册里那些关于功能模式、热设计和布局的章节才是决定你设计能否稳定可靠、性能达标的关键。手册第7.4节的“设备功能模式”和第8章的“应用与实现”用表格和公式清晰地定义了芯片在不同条件下的行为但背后的设计逻辑和工程权衡则需要我们结合实战经验来解读。这篇文章我就结合自己多次在车载信息娱乐系统和工控板卡上使用这颗料以及同类LDO的经验把手册里的“死”参数变成“活”的设计要点聊聊如何让TPS7B85-Q1在你的板子上既稳如磐石又性能满血。2. 核心功能模式深度解析不只是“通断”那么简单LDO的工作状态远非简单的“开”或“关”。TPS7B85-Q1明确划分了三种功能模式正常工作模式、压差模式和禁用模式。理解这些模式的切换条件和内部状态是避免设计隐患的第一步。2.1 模式切换的逻辑与门限手册中的表7-1是理解这一切的钥匙。它用四个关键参数VIN,VEN,IOUT,TJ定义了模式切换的边界。我们逐条拆解正常工作模式这是LDO的“理想工作区”。核心条件是VIN VOUT(nom) VDO。这里的VDO压差电压是理解LDO性能的关键。它指的是在额定输出电流下维持输出电压稳定所需的最小输入-输出电压差。对于TPS7B85-Q1这个值在数据手册的电气特性表里可以查到它会随负载电流和温度变化。简单来说输入电压必须比额定输出电压高出这个压差内部的功率管Pass Transistor才能工作在线性区饱和区像个可调电阻一样精细地调整压降实现精准稳压。压差模式当输入电压下降到VIN(min) VIN VOUT(nom) VDO时芯片进入此模式。此时功率管被“逼”到了欧姆区或称三极管区更像一个阻值很小的开关。输出电压不再稳定而是会跟随输入电压减去功率管上的饱和压降波动。手册特别警告此时的瞬态性能会显著恶化因为环路失去了足够的调整裕量任何负载或输入的突变都会引起较大的输出电压偏差。禁用模式只要满足VIN VUVLO欠压锁定、VEN VEN(LOW)使能脚拉低或TJ TSD(shutdown)结温超温中任一条件芯片即被关闭。此时功率管完全关断内部电路下电并且输出端会通过一个内部放电电路主动拉低到地。这个主动放电特性非常重要它能确保在芯片禁用后输出电容上的电荷被快速泄放避免负载电路处于不确定的浮空状态对于需要快速关断或安全复位的系统至关重要。实操心得在设计使能EN电路时一定要确保上电时序中EN脚电平的建立早于或同步于VIN。如果VIN已经建立而EN还处于低电平芯片不会启动这是正常的。但更要避免的是VIN尚未达到VIN(min)EN却提前被拉高这可能导致芯片启动异常或产生闩锁风险。通常建议用一个简单的RC电路或电压监控芯片来管理EN信号。2.2 压差模式的“坑”与应对策略压差模式是LDO设计中最容易出问题的地方因为它是一个性能退化的“灰色地带”。手册里提到从压差状态恢复到正常稳压时输出电压可能会有一个短时间的过冲。这是因为功率管从深度导通欧姆区被拉回线性区需要时间环路需要重新建立平衡。为什么这是个问题假设你的系统后级是一个对电压敏感的ADC或处理器内核这个过冲可能超过其绝对最大额定值导致损坏或闩锁。即使不过冲在压差模式下电源抑制比PSRR会急剧下降输入端的任何噪声都会几乎无衰减地传到输出端。如何规避留足裕量这是最根本的方法。在确定输入电压范围时不能只考虑标称值。要计算最恶劣情况下的最小输入电压如电池供电系统在低温、电池电量耗尽时并确保它仍然大于VOUT VDO(max)。这里的VDO(max)要取芯片在最大负载电流和最高工作结温下的值。监控与保护利用TPS7B85-Q1自带的SI感应输入引脚。你可以用它来监控输入电压。当输入电压接近VOUT VDO这个临界点时通过SI输出的信号提前告警让MCU或其他逻辑电路采取降频、关闭非核心外设等降低负载的措施避免系统跌入压差模式。输出电容的选择在可能进入压差模式的应用中适当增大输出电容有助于减缓输出电压的跌落速度为系统争取反应时间。但要注意电容增大会影响启动时间和环路稳定性需要折中。3. 关键设计要点从理论公式到PCB走线理解了工作模式我们再来啃硬骨头如何根据手册的指导完成一个稳健的设计。第8章的应用信息是精华所在。3.1 输入与输出电容不仅仅是“稳定”手册指出TPS7B85-Q1需要至少2.2µF实际有效容值大于1µF的输出电容来保证稳定性ESR范围在1mΩ到2Ω之间。同时虽然输入电容非必需但强烈推荐添加。输出电容的“玄机”材质与温度首选X5R、X7R这类II类陶瓷电容。它们相对于Y5V或Z5U等III类电容其容值和ESR随温度、直流偏压的变化要小得多。一个标称10µF的Y5V电容在施加5V直流偏压后有效容值可能只剩3-4µF这足以让LDO环路变得不稳定产生振荡。直流偏压效应这是陶瓷电容最大的“坑”。电容的标称值是在0偏压下测的。当两端施加直流电压时其介质极化能力下降有效容值会大幅减小。电压越高容值下降越厉害。因此在选择电容的额定电压时不能只看电压余量更要查阅制造商提供的“电容-直流偏压特性曲线”。对于5V输出至少应选择额定电压为10V或16V的电容以保证在工作电压下仍有足够的有效容值。ESR与稳定性LDO的环路稳定性与输出电容的ESR密切相关。大多数现代CMOS LDO如TPS7B85-Q1是针对低ESR的陶瓷电容优化的。ESR过高接近或超过2Ω可能会引入额外的零点在某些情况下可能导致相位裕度不足。因此使用低ESR的陶瓷电容是安全的选择。输入电容的作用 输入电容的主要作用不是稳定LDO本身那是输出电容的活而是降低电源网络的阻抗。它可以提供瞬态电流当负载突变导致LDO需要瞬间从输入端抽取更大电流时就近的输入电容可以第一时间提供电荷避免输入电压被拉低过多这可能导致进入压差模式。滤除高频噪声特别是当输入电源是开关电源DC-DC时其开关噪声会通过LDO的电源抑制比PSRR递到输出。在输入端就近放置一个低ESL的陶瓷电容如0.1µF或1µF可以很好地吸收这些高频噪声提升整体输出电源质量。抑制长走线电感如果LDO距离输入电源插座或DC-DC模块较远走线电感会与输入电容形成谐振或阻碍电流快速变化。此时输入电容就更为关键。我的常用配置对于TPS7B85-Q1的典型应用如12V转5V/100mA我通常在IN引脚最近处放置一个1µF的X7R 50V 0805陶瓷电容再并联一个10nF的0402电容来应对更高频噪声。输出端则使用一个22µF的X5R 16V 0805电容确保在5V偏压下仍有远超2.2µF的有效容值。3.2 热设计算不准板子烫LDO的功率损耗全部以热的形式消耗计算公式很简单PD (VIN - VOUT) * IOUT。但如何散热是个大学问。手册引入了热阻RθJA和热特性参数ΨJT,ΨJB的概念。RθJA的误区 数据手册里给出的RθJA如DRC封装的RθJA约为40°C/W是在JEDEC标准测试板特定层数、铜面积上测得的。这个值绝对不能直接用来计算你实际板子上的温升因为它严重依赖于你PCB的散热设计铜厚、铜面积、有无内部电源/地平面、热过孔的数量和布局。如何正确估算结温TJ更实用的方法是使用结到板热特性参数ΨJB。手册中的图8-3给出了ΨJB随每层铜面积变化的曲线。ΨJB对铜面积的依赖性比RθJA小得多用它估算更准确。估算功耗PD按最坏情况计算例如VIN(max)40V,VOUT5V,IOUT150mA则PD (40-5)*0.15 5.25W。这已经很大了实际上在这种压差下通常不会让LDO输出满电流。测量板温TB在PCB上距离芯片封装边缘1mm处放置一个热电偶或使用热成像仪测量温度这个温度记为TB。计算结温TJTJ TB ΨJB * PD。从图8-3中根据你设计的PCB每层铜面积假设我们做了较好的散热每层铜面积约4cm²4层板1oz铜厚对应ΨJB大约为20°C/W。假设测得TB60°C则TJ 60 20 * 5.25 165°C。这已经接近芯片的最大结温TJ(max)通常是150°C。设计不合格改进散热的设计技巧扩大铜面积将芯片的GND引脚和散热焊盘Thermal Pad连接到尽可能大的铺铜区域。不要只在顶层铺铜要通过阵列式热过孔将热量传导到内层和底层的地平面。这些过孔直径建议0.3mm孔壁镀铜在散热焊盘下均匀分布。增加铜厚对于功率较大的应用可以考虑使用2oz70µm铜厚的PCB这能显著降低热阻。降低实际功耗这是最有效的方法。如果压差很大如24V转3.3V应考虑先使用一个开关电源预降压到一个中间电压如5V再用LDO进行精调这样可以极大减少LDO上的功耗。使用散热器对于TO-252等带金属散热片的封装可以在散热片上安装小型散热器。对于TPS7B85-Q1的DRCVSON封装主要依靠PCB散热。踩过的坑曾经有一个项目用LDO从12V转3.3V给一个峰值电流200mA的模块供电。布局时忽略了散热芯片下方的铺铜面积很小也没有打过孔。常温测试没问题但在高温箱里跑到70°C环境温度时芯片触发热关断系统重启。后来在芯片底部打了9个0.3mm的过孔连接到大地平面并在背面相应位置扩大铺铜问题解决。热设计必须考虑最恶劣的环境温度。3.3 压差电压与反向电流保护压差电压VDO本质上是由功率管的导通电阻RDS(ON)决定的。手册给出了公式RDS(ON) VDO / IRATED。这意味着在小于额定电流下工作时实际的压差会按比例减小VDO(actual) IOUT * RDS(ON)。这个特性对于电池供电设备非常有用在轻载时LDO可以在更低的输入电压下维持稳压延长电池寿命。反向电流是LDO一个容易被忽视的破坏性因素。当VOUT电压高于VIN电压时即使只高0.3V也可能超过绝对最大额定值电流会通过功率管的体二极管从输出端倒灌回输入端。这种电流不受控制可能损坏芯片。产生反向电流的常见场景输出端有大电容当输入电源突然断开如热插拔而输出端接了大电容其储存的电荷会使VOUT在一段时间内高于VIN。多电源上电时序如果LDO的输出被另一个电源上拉而LDO的输入尚未建立。负载端有反向电动势例如驱动电机等感性负载。防护措施如果应用中存在反向电流风险必须在LDO的输入端串联一个二极管肖特基二极管因其压降低。这样当VOUT VIN时二极管反偏阻止电流倒灌。但需要注意的是这会增加额外的压降和功耗并且二极管的漏电流和电容特性也需要考虑。4. 高级功能应用SI与PG引脚实战TPS7B85-Q1的Sense InputSI和Power GoodPG引脚是其区别于普通LDO的亮点用好了能省掉不少外围监控电路。4.1 Sense InputSI引脚灵活的电压监控器SI引脚内部是一个带滞回的比较器参考电压VSI(LOW)约为1.2V。它有三种经典用法1. 监控输入电压最常用如图8-6所示通过电阻分压网络将输入电压VIN分压后接到SI引脚。当VIN跌落导致SI引脚电压低于VSI(LOW)时SO引脚输出低电平可以作为系统预警信号。电阻分压的计算公式为V_mon(falling) VSI(LOW) * (1 R1/R2)选择R1和R2时要保证流过分压电阻的电流远大于SI引脚的输入漏电流通常建议是漏电流的100倍以上以确保精度。例如要监控12V输入设定在10.5V报警VSI(LOW)1.2V可以选R210kΩ代入公式10.5 1.2 * (1 R1/10)解得R1≈77.5kΩ取标准值78.7kΩ或75kΩ。2. 创建过压OV检测PG引脚只能检测欠压UV。如果想监控输出电压是否过压可以利用SI引脚。如图8-8将分压网络接到输出端VOUT。此时当VOUT升高使SI引脚电压超过VSI(HIGH)注意这里是上升阈值典型值也是1.2V左右但略有不同需查表时SO引脚输出低电平逻辑反相。这就实现了一个过压报警信号。计算公式为V_mon(rising) VSI(HIGH) * (1 R1/R2)。3. 监控独立电源如图8-9你可以用SI引脚监控系统中任何一个其他电源轨实现欠压或过压监控非常灵活。注意事项SI引脚的比较器输出SO是开漏结构内部上拉到VOUT。这意味着SO引脚的高电平就是VOUT的电压。如果你的监控逻辑需要不同的电压电平如3.3V逻辑可以参考手册图8-10使用一个外部PMOS管和上拉电阻将SO信号电平转换到你需要的电压域。4.2 Power GoodPG引脚可调的“电源就绪”信号PG引脚用于指示输出电压是否达到预设的正常范围。TPS7B85-Q1的PG阈值和延时都是可调的这给了设计很大的自由度。1. 设置PG阈值通过连接在OUT和PGADJ之间的电阻分压网络来设置。当VOUT的分压值即PGADJ引脚电压超过内部参考电压V(PGADJ_TH)时经过一段延时后PG引脚会输出高电平。算公式见手册方程式8它同时考虑了上升和下降阈值及其滞回。通常为了简化我们可以让上升和下降阈值相同即无滞回或很小滞回此时公式可以简化为类似SI引脚的计算方式。例如希望VOUT达到4.75V时PG有效假设内部考为1.2V选取R210kΩ则4.75 1.2 * (1 R1/10)解得R1≈29.6kΩ取30.1kΩ。2. 设置PG延时PG延时可以通过DELAY引脚来设置。如果DELAY引脚悬空则使用内部固定的延时时间t(DLY_FIX)。如果需要更长的延时可以在DELAY引脚到地之间连接一个电容C_DELAY。延时时间t_DELAY由公式9给出t_DELAY t(DLY_FIX) C_DELAY * (V_DLY(TH) / I_DLY(CHARGE))。其中t(DLY_FIX)、V_DLY(TH)和I_DLY(CHARGE)都是芯片内部参数需要查数据手册。这个延时功能非常有用可以确保VOUT完全稳定并持续一段时间后再通知主处理器上电避免处理器在电源未稳时启动。5. 典型应用设计与布局实战手册第8.2节给出了一个典型应用电路和设计示例。我们以此为基础展开一个完整的设计流程。5.1 设计需求定义假设我们要为一个汽车CAN总线收发器模块设计电源需求如下输入电压汽车电池系统范围9V至16V常态12V考虑抛负载Load Dump可能到40V因此VIN范围定为6V至40V。输出电压VOUT 5.0V为CAN收发器如TJA1050和本地MCU的I/O供电。输出电流最大持续电流IOUT(max) 100mA瞬态峰值可能到150mA。监控功能需要监控输入电压在VIN低于8V时报警SI功能。需要PG信号在VOUT稳定在4.75V以上后约10ms通知MCU。5.2 详细设计步骤1. 芯片选型与压差校验选择TPS7B8550-Q1输出5.0V固定版。查其数据手册在IOUT100mATJ25°C时典型压差VDO约为200mV。在最坏情况高结温、最大电流下我们保守估计VDO(max)300mV。最小输入电压要求VIN(min) VOUT VDO(max) 5.0V 0.3V 5.3V。 我们的最低输入电压为6V满足要求且有约0.7V的裕量。即使在压差模式下6V输入时输出也能维持在5.7V左右不会立刻崩溃。2. 功耗与热估算最坏情况功耗发生在最高输入电压和最大输出电流时PD(max) (VIN(max) - VOUT) * IOUT(max) (40V - 5V) * 0.1A 3.5W。 这个功耗相当大。我们必须确保在最高环境温度汽车舱内可能达到85°C下芯片结温不超过150°C。 假设我们采用4层板顶层和底层为2oz铜厚并为芯片提供了约4cm²的铺铜和9个热过孔。参考图8-3ΨJB大约为18°C/W。 假设芯片下方的PCB温度TB在高温环境下为95°C这需要通过热仿真或实测估算。 则估算结温TJ TB ΨJB * PD 95°C 18°C/W * 3.5W 158°C。158°C 150°C存在热风险。解决方案a) 优化散热进一步扩大铺铜面积使用更多、更大的热过孔争取将ΨJB降到15°C/W以下。b) 限制在40V输入时的最大输出电流。实际上汽车电池常态是12V-14V40V是瞬态抛负载持续时间很短几十到几百毫秒。芯片的热质量Thermal Mass可以吸收短时间的高功耗脉冲。我们需要查阅手册中关于“瞬态热阻抗”的曲线或数据来评估短时过载能力。更稳妥的办法是在前端增加一个TVS管和滤波网络将抛负载电压钳位到一个更低的值如28V从而大幅降低最坏情况下的功耗。3. 外围器件选型计算输入电容CIN选用一个1µF的X7R 50V 0805陶瓷电容如GRM21BR71H105KA01紧贴IN引脚放置。再并联一个100nF的0402电容滤除更高频噪声。输出电容COUT为保证瞬态响应和稳定性选用一个22µF的X5R 16V 0805陶瓷电容如EMK212BBJ226MG。其有效容值在5V偏压下约15µF远大于2.2µF的最小要求。ESR典型值在几毫欧姆符合要求。SI监控电阻监控VIN低于8V报警。VSI(LOW)1.2V。取R210kΩ。计算R18 1.2 * (1 R1/10) R1 ≈ 56.7kΩ。选取56kΩE96系列或57.6kΩ的标准1%电阻。流过分压电阻的电流约为8V / (56k10k) ≈ 121µA远大于SI引脚输入电流nA级精度有保障。PG阈值电阻设定VOUT达到4.75V时PG拉高。内部参考V(PGADJ_TH)约为1.2V。取R210kΩ。计算R14.75 1.2 * (1 R1/10) R1 ≈ 29.6kΩ。选取30.1kΩ的标准1%电阻。PG延时电容需要约10ms延时。查手册t(DLY_FIX)约为2.5msV_DLY(TH)约为1.2VI_DLY(CHARGE)约为2.4µA。代入公式10ms 2.5ms C_DELAY * (1.2V / 2.4µA)。解得C_DELAY (10-2.5)ms * 2.4µA / 1.2V 15nF。选取一个15nF的X7R 16V 0402电容。5.3 PCB布局要点细节决定成败手册第10章的布局指南字字珠玑这里强调几个最容易犯错的地方电容摆放输入电容CIN和输出电容COUT必须尽可能靠近芯片的IN和OUT引脚并且与芯片在同一层。绝对不要为了走线方便把电容放在背面用过孔连接这会在环路中引入寄生电感严重恶化高频PSRR和瞬态响应甚至可能引发振荡。地回路输入电容的GND、输出电容的GND和芯片的GND引脚这三者之间的连接路径要短而宽。理想情况是使用一个集中的“星形”接地铜皮让这三个接地点在此汇合。这为高频噪声电流提供了低阻抗回路。散热焊盘芯片底部的散热焊盘Thermal Pad是主要散热路径。PCB上对应的焊盘必须与芯片焊盘大小一致或略大。必须在这个焊盘上打阵列式热过孔例如3x3阵列孔径0.3mm连接到内部和底层的大面积地平面。这些过孔必须填锡或塞孔以确保良好的热传导。敏感信号线SI、PGADJ、DELAY等引脚走线应远离噪声源如开关电源的电感、时钟线。如果走线较长可考虑在两侧用地线进行屏蔽。分离地平面为了获得最佳的交流性能PSRR、噪声手册建议为输入和输出设置独立的地平面并仅在芯片的GND引脚处单点连接。这可以防止输出端的高频噪声通过地平面耦合到敏感的输入端。在实际多层板设计中这意味着在芯片下方将顶层的输入电容地铜皮和输出电容地铜皮用细线连接至芯片GND引脚而它们各自通过过孔连接到内层完整地平面时是相互隔离的区域最终在电源入口处或单点进行连接。遵循这些布局原则你的TPS7B85-Q1电路才能发挥出数据手册上标称的优异性能。电源设计尤其是模拟电源布局永远是理论和实践之间的桥梁桥搭得不牢再好的芯片也跑不稳。
