1. 项目概述从“Dummy”到“像元”的深度解构在图像传感器尤其是CMOS图像传感器的设计与制造领域有两个看似基础却至关重要的概念常常被提及却又容易被混淆或浅尝辄止地理解Dummy虚拟/哑元和像元Pixel。前者是设计规则中的“隐形守护者”后者是成像系统的“基本粒子”。当我们在网络上搜索“import dummy net什么意思”或“对cmos版图进行error eval”时背后往往隐藏着对这两个概念及其相互关系的深层困惑。今天我们就抛开教科书式的定义从一个一线工程师的视角深入拆解“Dummy像元”这一复合概念以及它在CMOS图像传感器从设计、流片到最终成像全流程中的核心作用。无论你是刚接触版图设计的新手还是遇到了“undefined function”这类诡异报错的资深工程师理解清楚这些基础概念往往是解决复杂问题的第一步。简单来说像元是感光并产生电信号的最小物理单元它决定了图像的原始分辨率、感光能力和噪声水平。而Dummy则是在像元阵列周围或内部为了满足制造工艺的均匀性要求、匹配电路负载、屏蔽边缘效应而特意放置的“非功能性”结构。将两者结合“Dummy像元”特指那些位于有效感光区Active Area边缘或特定位置其光电信号不参与最终图像合成但对其相邻的有效像元性能有至关重要影响的特殊像元。理解它不仅是画对版图、通过DRC/LVS检查更是优化传感器整体性能、提升良率的关键。2. Dummy像元的核心价值与设计逻辑2.1 为什么需要Dummy——工艺均匀性的强制要求现代CMOS工艺特别是先进制程对图形的密度和均匀性有着近乎苛刻的要求。光刻、化学机械抛光CMP、刻蚀等核心工艺步骤其效果高度依赖于芯片表面图形的局部密度。如果有效像元阵列的边缘突然终止与周围空白区域无图形区域形成巨大的密度反差就会导致一系列问题CMP碟形坑Dishing与侵蚀Erosion在CMP工序中研磨液对材料如氧化物、金属的去除速率与图形密度相关。高密度区域像元阵列和低密度区域空白区的研磨速率不同会导致阵列边缘过度研磨形成碟形坑或研磨不足形成凸起造成表面不平整。这种不平整会传递到上层金属布线引起寄生电容变化甚至短路/断路。光刻成像偏差Optical Proximity Effect, OPE光刻时光线在掩模版图形边缘会发生衍射和干涉。孤立图形阵列边缘的像元与密集图形阵列内部的像元接收到的光强分布不同导致显影后图形尺寸CD与设计值发生偏差。边缘像元的尺寸可能比内部像元偏大或偏小直接影响其光电特性如满阱容量、转换增益的一致性。刻蚀负载效应Etch Loading Effect在等离子体刻蚀中刻蚀速率会受到被刻蚀材料暴露面积即图形密度的影响。高密度区域由于反应物消耗快、副产物堆积多刻蚀速率可能变慢导致图形深度或侧壁角度与低密度区域不同。注意这些工艺效应不是理论猜想而是每一次流片都会真实发生的物理现象。忽略Dummy设计直接后果就是芯片边缘性能与中心性能严重不一致表现为图像四周出现暗角Shading、颜色偏差Color Cast或固定模式噪声FPN加剧严重时会导致整片晶圆边缘的芯片失效。Dummy像元的核心作用就是在有效像元阵列的周围创造一个从“高图形密度”到“芯片外围低密度”的平滑过渡区。通过放置这些无功能的像元结构使得工艺设备“看到”的图形密度在空间上是渐变的从而将上述工艺波动控制在允许范围内保证有效感光区内所有像元所处的制造环境尽可能一致。2.2 Dummy像元的分类与布局策略根据放置位置和目的Dummy像元主要分为以下几类外围DummyPeripheral Dummy Pixels位置紧邻有效像元阵列Active Pixel Array的四周。目的主要应对上述的CMP、光刻邻近效应和刻蚀负载效应。它们是保证有效区工艺均匀性的第一道屏障。设计要点Dummy像元的版图结构包括多晶硅栅、有源区、接触孔、金属连线等应与内部有效像元尽可能完全相同。这确保了图形密度计算的准确性。通常设计规则Design Rule会明确规定Dummy区域的宽度例如需要延伸出有效区边界至少10μm。内部Dummy/填充单元Fill Cells位置在数字逻辑电路、模拟电路或周边电路模块中为了满足金属层密度规则而插入的微小金属图形。目的确保每一层金属的局部密度都在工艺允许的上下限之间避免CMP问题。虽然不叫“像元”但其原理与Dummy像元一脉相承。关联当你在版图工具中运行DRC检查遇到“Metal Density”错误时就需要使用工具自动或手动插入这类填充图形。屏蔽DummyShielding Dummy位置通常位于非常敏感的信号线如高阻抗节点、时钟线、模拟电源线两侧或下方。目的提供稳定的寄生电容和电磁屏蔽减少信号串扰Crosstalk提高电路稳定性。在图像传感器的列并行读出电路中用于屏蔽模拟信号免受数字开关噪声的影响。布局策略的权衡 Dummy不是越多越好。过多的Dummy会增加芯片面积和寄生电容。工程师需要在工艺厂提供的设计规则手册DRM和芯片性能、面积之间找到平衡点。通常我们会使用EDA工具如Cadence Virtuoso的Assura或Mentor的Calibre的“Dummy Insertion”功能在完成主体电路版图后根据指定的规则文件自动生成并插入Dummy图形。这个过程必须谨慎要确保Dummy不会与任何功能性电路形成短路或引入意外的耦合。3. 像元Pixel的本质从光子到电子的桥梁在厘清了Dummy的“辅助”角色后我们必须回归核心——像元本身。一个典型的CMOS图像传感器像元其基本结构是一个光电二极管PD加3-4个MOS晶体管。目前主流的是4T4-Transistor像素结构它包含了传输管TX控制光电二极管产生的电荷转移到浮动扩散节点FD。复位管RST将FD节点复位到一个参考电压如VDD。源极跟随器SF将FD节点的电压变化缓冲并输出。行选管RS用于选通该行像素将其输出连接到列总线。其工作流程可以简化为积分曝光→ 复位读出噪声采样→ 电荷转移TX开启→ 信号读出。这个过程实现了光电转换、电荷存储、信号放大和寻址读出。像元的核心参数直接决定了传感器的基础性能像素尺寸Pixel Pitch像元的中心距。更小的像素利于提高分辨率、缩小模组尺寸但会牺牲感光面积导致低照度性能下降和噪声增加。这是手机传感器与专业相机传感器设计哲学的主要分歧点。满阱容量Full Well Capacity, FWC一个像元能存储的最大电荷数。它决定了动态范围的上限。FWC越大像元能容纳的亮度范围越广越不容易过曝。量子效率Quantum Efficiency, QE入射光子产生电子-空穴对的概率。QE越高像元的感光灵敏度越好。这依赖于硅材料质量、微透镜设计和彩色滤光片CFA的性能。转换增益Conversion Gain单位电荷转换出的电压值μV/e-。高转换增益有利于读出噪声占主导的低照度场景但会牺牲满阱容量低转换增益则相反。暗电流Dark Current在无光照条件下由于热效应产生的电流。它随温度指数级增长是图像中热噪声Hot Pixels的主要来源。良好的工艺和像素设计如钉扎光电二极管PPD能有效抑制暗电流。实操心得评估一个像元设计的好坏绝不能只看单一参数。例如盲目追求小像素尺寸可能导致QE和FWC大幅下降整体信噪比SNR反而变差。优秀的像元设计是在尺寸、灵敏度、噪声和动态范围之间取得最佳平衡。仿真时需要建立包含光电二极管、晶体管以及所有寄生参数的SPICE模型在不同照度、温度下进行仿真才能预测其真实性能。4. Dummy与有效像元的交互影响及版图实现4.1 交互影响不止于“保护”Dummy像元对有效像元的影响是深刻而复杂的远不止提供均匀的工艺环境那么简单电学匹配与负载均衡在像素阵列中读出电路通常是列级放大器需要驱动一列像素。如果边缘列的有效像素数少于中间列因为边缘有Dummy那么这些列读出电路的负载电容就不同可能导致列与列之间的增益、带宽存在固定偏差在图像上表现为垂直条纹噪声。因此Dummy像元虽然不感光但其内部的晶体管特别是源极跟随器的负载通常需要接入与有效像元完全相同的偏置电压和信号线以确保从电路负载角度看每一列都是相同的。热与应力传递芯片在工作时功耗分布可能不均匀。Dummy像元作为物理结构会影响芯片局部的热传导和机械应力分布间接影响相邻有效像元的暗电流和性能稳定性。光学串扰Optical Crosstalk严格来说Dummy像元上方的微透镜和彩色滤光片可能与有效区不同有时会做成黑色或统一颜色。但如果Dummy区域的光学结构设计不当仍然可能将杂散光反射或折射到有效像元中增加串扰。4.2 版图实现与验证流程在具体版图设计中处理Dummy像元需要遵循严格的流程创建独立的Dummy像元单元在库中除了标准的有效像元Active Pixel Cell还应创建一个专门的Dummy Pixel Cell。这个单元在电路原理图上可能是空的或仅有部分器件如仅连接电源/地的晶体管但在版图层面上其有源区、多晶硅、接触孔、金属1等底层图形必须与有效像元完全一致。上层金属如用于信号读出的金属2、3则可以简化或不同。阵列拼接使用版图工具如Virtuoso的阵列放置先拼接出核心的有效像元阵列。添加外围Dummy环在有效阵列的上下左右四个方向用Dummy Pixel Cell拼接出指定宽度的环。这个宽度由DRM决定。连接Dummy的电学节点这是关键且易错的一步。需要根据电路设计者的要求将Dummy像元中晶体管的栅、源、漏极连接到特定的电位。通常传输管TX和行选管RS的栅极接地或固定电平确保它们永远关闭。复位管RST和源极跟随器SF的栅极可能连接到一个固定的偏置电压以模拟有效像元的工作状态。电源VDD和地GND线必须与有效像元阵列的电源网络可靠连接确保电学连续性。运行DRC和LVSDRC检查所有层包括Dummy区域的间距、宽度、密度等规则是否满足。Dummy的加入就是为了通过“密度规则”检查。LVS这是最容易出问题的地方。LVS工具会将提取出的版图网表与原理图网表进行比较。由于Dummy像元在原理图上可能没有对应器件或连接关系不同直接比较会报错。标准做法是使用LVS工具提供的“黑盒Black Box”或“忽略Ignore”指令将Dummy像元单元从比较中排除。你只需要验证工具提取出的有效电路与原理图一致即可。寄生参数提取与后仿真在完成版图并通过验证后需要提取包含所有寄生电阻电容RC的参数反标回电路进行后仿真。这时Dummy像元引入的额外寄生电容特别是对读出总线的负载会被包含进来从而更准确地预测电路速度、功耗和噪声。常见报错解析“undefined function _ciwMenuInit” / “error load: error while loading file ‘…batchSetCdf.ile’ at line 0”这类错误通常与Dummy无关而是Cadence Virtuoso或SKILL脚本的环境配置、库路径或CDFComponent Description Format文件损坏有关。需要检查启动路径、库管理文件和PDK的安装完整性。LVS比对失败报告Dummy区域器件不匹配这正是没有正确设置LVS“忽略”规则导致的。需要修改LVS规则文件将Dummy单元标记为“SOURCE NOCHECK”和“LAYOUT NOCHECK”。DRC密度错误在添加Dummy后仍未解决可能是Dummy图形的密度或分布仍不满足规则要求。需要检查DRC规则文件中密度检查的具体算法是全局密度还是基于窗口的局部密度并调整Dummy的插入策略例如使用更小的Dummy单元或增加填充密度。5. 从设计到应用全链路考量与未来趋势5.1 设计阶段的协同优化Dummy像元的设计不是版图工程师独立完成的任务需要与电路设计、工艺整合工程师紧密协作电路设计需要明确Dummy像元内部节点的电位应如何设置以最小化对有效电路的影响如噪声注入。同时在系统级仿真中需要估算Dummy引入的寄生负载对读出速度、功耗的影响。工艺整合提供准确的密度规则和CMP模型指导Dummy的宽度和图形设计。对于背照式BSI传感器由于硅片需要减薄和键合Dummy在边缘处的应力管理更为关键。光学设计Dummy区域上方的微透镜和滤光片阵列如何设计是做成黑色吸收层还是与有效区周期一致但输出被屏蔽这需要光学仿真来评估对有效区杂散光的影响。5.2 测试与校准中的处理在传感器芯片测试和相机模组校准时Dummy像元也扮演着特殊角色黑电平参考部分设计会将某些Dummy像元的输出专门引出作为“光学黑像元Optical Black Pixel”。这些像元被金属完全遮光不接收任何光线其输出信号纯粹由暗电流和读出电路的本底噪声构成。系统可以实时读取这些黑像元的信号值并将其从有效像元的信号中减去实现动态的黑电平校正消除温度漂移的影响。坏点屏蔽在出厂测试中会标定出所有失效的有效像元坏点。有些算法会利用Dummy像元的位置信息辅助进行坏点插值补偿。5.3 技术演进与挑战随着CMOS图像传感器技术向小像素、堆叠式Stacked、量子点等方向发展Dummy像元的设计也面临新挑战深沟槽隔离DTI与像素间串扰为了抑制小像素下的光学和电学串扰像素间会采用深沟槽隔离。Dummy像元与有效像元之间的DTI如何处理是否需要特殊设计以避免在边界引入缺陷或应力集中堆叠式传感器感光层和逻辑电路层分离。Dummy结构需要在两层中分别设计并考虑TSV硅通孔连接的影响工艺均匀性管理从二维扩展到三维。全局快门与Dummy全局快门像素结构更复杂通常包含更多的晶体管和存储节点。其Dummy像元的设计也需要模拟这种复杂结构以确保工艺匹配性这对Dummy单元的版图保真度提出了更高要求。理解“Dummy像元”这个概念本质上是在理解现代半导体制造中“设计”与“工艺”如何深度咬合。它不是一个可以事后随意添加的补丁而是需要在芯片架构规划初期就纳入考量的核心设计要素。每一次成功的流片每一颗高性能的图像传感器其边缘那些沉默的Dummy像元都在无声地诉说着设计与工艺精密协作的故事。对于工程师而言吃透这个概念意味着能更从容地应对DRC/LVS错误更精准地进行性能仿真最终交付出更稳定、更可靠的芯片设计。
