1. 从“削峰”到“填谷”逆F类功放的设计哲学在射频功率放大器PA的设计领域效率与线性度这对“冤家”的博弈从未停止。对于追求极致效率的应用场景如基站、卫星通信或物联网终端开关类功放如D、E、F类是首选。其中F类功放以其通过谐波控制实现高效率的特性而闻名。但今天我们要聊的是它的一个“镜像”变种——逆F类Inverse Class F放大器。这个标题“Designing an Inverse Class F Amplifier With Second-Harmonic Peaking”直接点出了设计的核心利用二次谐波峰值Second-Harmonic Peaking技术来设计逆F类功放。这听起来有点反直觉因为在传统认知里谐波是“坏东西”要尽量抑制。但在这里我们却要主动去“塑造”甚至“增强”特定的谐波以达到目的。简单来说逆F类功放可以看作是传统F类功放的“对偶”。在传统F类中我们通过输出匹配网络让晶体管的漏极电压波形呈现为方波奇次谐波短路偶次谐波开路而电流波形为半正弦波从而实现电压和电流波形在时域上不重叠理论上效率可达100%。而逆F类则反其道而行之目标是让漏极电流波形成为方波电压波形成为半正弦波。为了实现这个理想的电流方波就需要对谐波阻抗进行相反的控制对偶次谐波特别是二次谐波呈现短路对奇次谐波呈现开路。那么“二次谐波峰值”在这里扮演什么角色它并不是指让二次谐波的功率达到峰值而是指在匹配网络的设计中刻意在二次谐波频率处创造一个阻抗的峰值通常是高阻抗或特定相位的高阻抗。这个设计技巧往往是为了在有限的电路阶数和元件数量下更精准地逼近逆F类所要求的谐波阻抗条件尤其是在晶体管本身寄生参数和封装效应的影响下实现理论阻抗点的“平移”或“旋转”从而在实际的史密斯圆图上让基波和二次谐波的阻抗同时落在理想区域附近。这是一种非常实用的工程折衷与优化手段。如果你正在为如何提升功放的效率而头疼或者对谐波控制这类“魔法”般的设计感到好奇那么这篇内容就是为你准备的。我将以一个从业者的视角拆解逆F类功放的核心原理并重点剖析“二次谐波峰值”这一关键技术的实现思路、设计权衡以及在实际仿真和调试中会遇到的那些“坑”。无论你是射频入门的新手还是有一定经验的设计师希望这些从实际项目中沉淀下来的思路能给你带来启发。2. 逆F类功放理想模型与现实骨感在深入二次谐波峰值之前我们必须先夯实基础彻底理解逆F类功放到底在追求什么。很多资料会直接给出结论“电流方波电压半正弦”但为什么是这样这背后的电路状态是怎样的2.1 理想逆F类的波形与阻抗条件我们假设使用一个理想的场效应晶体管FET其作为压控电流源。在逆F类模式下我们希望其漏极电流 $I_{ds}$ 是一个完美的方波。根据傅里叶分析一个占空比为50%的方波只包含奇次谐波分量基波、三次、五次...其偶次谐波分量为零。这意味着要合成这样一个方波电流晶体管本身必须能产生这些奇次谐波电流分量。关键点在于负载网络。晶体管看到的负载阻抗在不同频率上是不同的。对于逆F类基波频率$f_0$需要呈现一个纯电阻 $R_{opt}$用于输出基波功率。$R_{opt}$ 的值通常由晶体管的饱和电流 $I_{max}$ 和击穿电压 $V_{br}$ 决定经典公式为 $R_{opt} (V_{br} - V_{knee}) / I_{max}$其中 $V_{knee}$ 是膝点电压。偶次谐波$2f_0, 4f_0...$需要呈现短路阻抗为0。这是因为如果偶次谐波负载是短路那么即使晶体管产生了偶次谐波电流实际上理想方波电流没有偶次分量也不会在漏极产生偶次谐波电压。更重要的是这保证了漏极电压波形中不包含偶次谐波分量。奇次谐波$3f_0, 5f_0...$需要呈现开路阻抗为无穷大。如果奇次谐波负载是开路那么晶体管产生的奇次谐波电流为了合成方波所必需就无法流出从而会在漏极节点产生奇次谐波电压。在这样的阻抗条件下漏极电压 $V_{ds}$ 的波形会是什么样由于偶次谐波电压为零奇次谐波电压存在合成的结果就是一个半正弦波或近似。这样电流方波在电压低时导通和电压半正弦波在电流为零时电压高在时域上实现了完美的交错没有重叠区域因此直流功率到射频功率的转换没有损耗理论效率达到100%。注意这里容易产生一个混淆。我们说“电流方波”是指晶体管电流源的电流是方波。但在外部测量到的连续电流可能是不同的因为谐波终端条件影响了电流的流向。我们关注的是晶体管本征电流源的波形。2.2 现实世界的妥协为何需要“二次谐波峰值”理想很丰满现实却很骨感。上述理想阻抗条件在现实中几乎无法实现原因有三晶体管寄生参数晶体管的输出端并非一个理想的电流源它包含输出电容 $C_{ds}$、封装引线电感 $L_d$ 和电阻等。这些寄生元件会严重改变从管脚看进去的阻抗。设计匹配网络时我们实际上是在为“晶体管本征电流源”设计负载但我们能控制的只是管脚处的阻抗。因此我们需要设计的管脚阻抗是理想本征负载阻抗经过寄生网络“变换”后的结果。这个过程本身就很复杂。有限谐波控制我们不可能为无限多个谐波设计终端。在实际中通常只能精确控制到二次或三次谐波更高次谐波则任其处于某种默认状态通常是短路因为高次谐波更容易被电容旁路。最经典的实践是“连续型功放”模式即控制基波和二次谐波阻抗让三次及以上谐波短路。逆F类的一种常见简化就是控制二次谐波短路三次谐波开路或近似开路。但即使这样精确的“短路”和“开路”也很难在宽带内实现。带宽与稳定性的权衡为了实现特定频率的短路或开路通常需要使用谐振结构如λ/4传输线、LC谐振电路。这些结构频率选择性极强带宽很窄。对于需要一定带宽的应用我们必须放宽阻抗条件允许谐波阻抗在一个区域内变化而不是一个点。这就引出了“二次谐波峰值”技术的用武之地。当我们说“为逆F类设计二次谐波短路”时在史密斯圆图上这个点就是中心点阻抗为0。然而由于寄生参数的影响我们为了在本征端实现短路可能在管脚端需要一个完全不同的阻抗。这个阻抗往往不是一个简单的低阻抗点而可能是一个具有特定相位和幅值的复阻抗。“二次谐波峰值”的设计就是通过匹配网络在管脚处为二次谐波精心构造一个这样的复阻抗。这个阻抗的“峰值”特性通常指其阻抗幅值较大且相位合适能够经过晶体管寄生网络的变换后恰好在本征端产生接近短路的效应。它不是一个理论上的最优解而是一个工程上的最优逼近解。3. 匹配网络拓扑选择与“峰值”实现理解了为什么要操控二次谐波阻抗后接下来就是如何实现。匹配网络拓扑的选择直接决定了我们能否以及如何塑造这个“峰值”。3.1 从负载牵引到初始拓扑在实际设计开始时我们通常借助负载牵引Load Pull仿真来确定晶体管在目标频率、功率和效率下的最优基波负载阻抗 $Z_{opt}$。同时我们也会关注二次谐波负载阻抗对效率的影响。仿真结果可能会显示在二次谐波频率上一个特定的阻抗区域而非严格的短路点能带来最高的效率。这个区域可能就是我们需要用“峰值”去逼近的。常见的用于谐波控制的匹配网络拓扑有λ/4传输线加短截线这是最经典的结构。一段特性阻抗为 $Z_1$ 的λ/4传输线可以将终端短路变换为开路反之亦然。结合并联或串联的短截线Stub可以在基频和谐波频率上分别进行阻抗变换。例如可以先设计一个网络将二次谐波短路然后再用另一段线将基波匹配到50欧姆。但这种结构对频率非常敏感。复合谐振电路CLL/LLC由集总参数电感L和电容C构成的T型或π型网络。通过精心选择L和C的值可以使网络在基频呈现匹配在二次谐波频率呈现串联或并联谐振从而形成高阻抗开路或低阻抗短路。“二次谐波峰值”往往可以通过调整CLL网络中的某个元件值使其在二次谐波处处于失谐状态从而产生一个可控的、非零的阻抗峰值。阶梯阻抗谐振器SIR由多段不同特性阻抗的传输线组成可以产生多个传输零点和极点用于控制多个谐波的阻抗。设计灵活但复杂。对于集成度要求高或低频应用集总元件CLL网络更常用对于高频、大功率应用分布参数微带线网络更受青睐。3.2 设计实例CLL网络中的二次谐波峰值塑造让我们以一个具体的集总参数逆F类输出匹配网络为例看看如何操作。假设目标频率 $f_0 2.4 GHz$晶体管管脚处目标基波阻抗 $Z_{opt} 20 j10 Ω$目标二次谐波阻抗 $Z_{2f}$ 需要呈现一个感性低阻抗例如 $5 j15 Ω$而不是理想的0欧姆。我们可以采用一个π型网络C-L-C作为输出匹配。但为了实现谐波控制我们将其演变为一个双谐振结构。一个可行的拓扑是从管脚看出去先是一个并联电容 $C_p$然后是一个串联电感 $L_s$最后再是一个并联电容 $C_{out}$ 连接到50欧姆负载。基波匹配首先我们调整 $C_p$、$L_s$ 和 $C_{out}$ 的值使得在 $f_0$ 处从50欧姆变换到 $Z_{opt}$。这可以通过电路仿真软件的优化工具或解析计算完成。引入二次谐波控制现在我们关注 $2f_0 4.8 GHz$ 处的阻抗。$C_p$ 和 $L_s$ 在 $2f_0$ 处会形成一个谐振回路。其谐振频率 $f_r 1 / (2π√(L_s C_p))$。如果我们故意让 $f_r$ 略低于或高于 $2f_0$那么这个LC并联回路在 $2f_0$ 处就不会是纯谐振阻抗无穷大或为零而是呈现为一个感抗或容抗且其阻抗模值会有一个“峰值”变化。若 $f_r 2f_0$在 $2f_0$ 处回路呈感性且随着频率偏离谐振点感抗会先增大后减小我们可以利用这个上升沿来获得一个较高的感性阻抗。若 $f_r 2f_0$则呈容性。协同优化通过微调 $L_s$ 和 $C_p$ 的值可能牺牲一点基波匹配的完美度我们可以让这个回路在 $2f_0$ 处呈现我们想要的 $5 j15 Ω$ 这样的阻抗。这个“峰值”就是指通过调整元件值我们让 $2f_0$ 处的阻抗落在了我们期望的复平面上的某个特定位置这个位置对应的阻抗模值相对于周围频点可能是一个局部极大值峰值。$C_{out}$ 的作用最后的并联电容 $C_{out}$ 主要作用是完成基波匹配同时对高次谐波三次及以上起到短路作用因为电容的阻抗随频率升高而降低。在仿真中你会观察到当 $L_s$ 和 $C_p$ 的值在某个特定比例时功放的漏极效率Drain Efficiency会在 $2f_0$ 阻抗为某个特定值时出现一个明显的峰值。这就是“二次谐波峰值”设计在性能上的直接体现。实操心得不要试图一次性手动算出所有元件值。正确的工作流是先根据基波匹配和大致谐振点计算初值然后放入仿真软件如ADS、Cadence AWR对 $L_s$、$C_p$ 进行参数扫描同时观察基波处的输出功率、效率以及二次谐波处的阻抗轨迹。找到那个能让效率最大化的阻抗“甜点”Sweet Spot这个甜点对应的 $L_s$、$C_p$ 值就是实现了“二次谐波峰值”的设计。4. 仿真、调试与稳定性陷阱设计完成后的仿真验证和后续的实物调试是另一个故事。逆F类特别是涉及谐波峰值的对元件值和寄生效应极其敏感。4.1 仿真中的关键验证点在电磁仿真EM Simulation或电路仿真中除了看基本的S参数和功率扫描必须关注以下几点时域波形这是检验是否接近逆F类工作的金标准。在负载瞬态仿真或大信号谐波平衡仿真中直接观察晶体管本征漏极如果模型支持或外部漏极的电压 $V_{ds}$ 和电流 $I_d$ 波形。理想情况$V_{ds}$ 应为光滑的半正弦波顶部平坦$I_d$ 应为陡峭的方波底部平坦。实际情况$V_{ds}$ 波形顶部可能会有凹陷或凸起$I_d$ 波形底部可能圆滑上升/下降沿不够陡。这通常意味着谐波阻抗控制不完美。“二次谐波峰值”设计的好坏直接体现在 $V_{ds}$ 波形顶部是否平坦。如果二次谐波阻抗偏离最佳点顶部会出现凹陷二次谐波幅度/相位不当。负载线轨迹在 $I_d$ - $V_{ds}$ 平面上绘制动态负载线。高效率功放的负载线应接近一个矩形意味着晶体管要么工作在低电压大电流区导通要么工作在高电压零电流区截止避免同时处于高电压大电流的高损耗区。逆F类的负载线应比A类、B类更“方”。谐波功率监测输出端二次、三次谐波的功率水平。虽然逆F类需要特定的谐波阻抗但输出端的谐波功率并不一定大因为匹配网络可能滤除了它们。更关键的是看晶体管内部的谐波电压电流成分。稳定性分析必须进行K因子和B1f稳定性分析特别是在谐波频率上。人为引入的谐振结构如用于产生峰值的LC回路可能在带外产生不稳定。务必检查从DC到远高于工作频率如 $5f_0$的整个频段内的稳定性。4.2 实物调试的常见“坑”与应对从仿真到PCB落差巨大。以下是我在多次调试中积累的经验元件公差与模型不准集总电感和电容的标称值与实际值以及其SRF自谐振频率、Q值都与仿真模型有差异。特别是用于构建峰值回路的小电感其公差和寄生电容影响巨大。应对采购多个容值/感值接近的元件如E24系列中的相邻值备用。在PCB上为关键元件如 $L_s$, $C_p$设计焊盘时考虑预留并联或串联测试焊盘的位置方便调试时增减元件。寄生参数吞噬“峰值”PCB上的走线即使是几毫米在4.8GHz二次谐波下也会引入不可忽略的电感。一个设计为短路的路径可能因为走线电感而变成一个感抗小阻抗完全破坏了谐波终端条件。应对在仿真后期必须将PCB的版图哪怕只是简单的微带线模型导入进行联合仿真。对关键谐波路径如到地的短路路径尽量使用宽而短的走线或直接打多个过孔到地平面。“峰值”对偏置敏感晶体管的输出电容 $C_{ds}$ 会随漏极偏置电压变化。你精心设计的、依赖于特定 $C_{ds}$ 值的谐波峰值网络当偏置点变化时最佳工作点可能会偏移。应对在设计时就用晶体管模型在不同偏压下扫描确保你的匹配网络在预期的偏置范围内有足够的鲁棒性。调试时可以微调漏极电压观察输出功率和效率的变化有时能找到更好的工作点。测量难题如何验证二次谐波阻抗确实是你设计的那个值网络分析仪可以直接测量基波阻抗但对谐波阻抗的测量需要特殊的非线性矢量网络分析仪NVNA或大信号网络分析仪LSNA这类设备非常昂贵。间接验证一个实用的方法是在输出匹配网络的关键节点例如两个LC元件之间预留一个探针点或SMA连接器。用矢网测量从该点看进去的阻抗需在无源状态下即不给功放加电。虽然这与大信号工作下的阻抗有差别但仍有重要参考价值。更直接的方法是通过测量输出的谐波功率比例反推负载阻抗情况但这需要精确的晶体管模型。调试逆F类功放尤其是带谐波峰值设计的更像是一门艺术。它需要你对理论、仿真和实际电路现象有深刻的理解和关联能力。一个波形上的微小畸变都可能指向某个谐波阻抗的偏差。耐心和系统性的排查比如逐一更换怀疑的元件并观察波形变化是成功的关键。5. 性能评估与进阶考量当你的功放终于能够工作并且波形看起来有点“意思”了接下来就需要定量评估其性能并思考如何改进或适应更复杂的需求。5.1 核心指标解读漏极效率DE与功率附加效率PAE这是首要指标。逆F类的优势就在于高效率。一个设计良好的逆F类PA在饱和区饱和输出功率点的DE应显著高于同等条件下的AB类功放。PAE则考虑了输入功率更能反映整体效率。注意谐波峰值技术可能会在某个特定功率级别如回退3dB达到效率峰值而不是在饱和点这取决于波形塑造的完美程度。增益与输出功率逆F类是开关类功放其增益通常低于线性功放。关注其小信号增益是否足够以及饱和输出功率 $P_{sat}$ 是否达到预期。谐波网络会引入损耗可能略微降低增益和输出功率。谐波抑制虽然我们内部操控谐波但输出端的二次、三次谐波抑制比仍然是重要指标关系到能否通过频谱法规。你的输出匹配网络在滤除谐波方面做得如何可能需要额外的低通滤波器。线性度这是开关类功放的软肋。逆F类通常工作在饱和或近饱和区用于恒包络调制如GMSK或通过预失真技术用于非恒包络调制。如果需要一定的线性度必须测量其AM-AM、AM-PM特性以及邻信道泄漏比ACLR。5.2 带宽扩展与功率回退效率基础的单频点逆F类设计带宽很窄通常只有百分之几。如何扩展带宽宽带匹配技术可以采用多节匹配、实频技术等设计宽带匹配网络但难点在于如何在宽频带内维持对二次谐波阻抗的控制。一种折衷是在带宽内让二次谐波阻抗在一个“高效区”内变化而不是一个固定点。连续型逆F模式这是一种更广义的设计方法。它通过控制基波和二次谐波阻抗的轨迹在史密斯圆图上规划出一条“高效率阻抗线”。晶体管负载阻抗沿着这条线变化时都能保持较高的效率。这为实现宽带高效功放提供了理论指导。“二次谐波峰值”设计可以看作是实现连续型逆F类中某个特定阻抗点的手段。另一个重要场景是功率回退Power Back-off。现代通信信号峰均比高功放经常需要工作在平均功率远低于饱和功率的状态。传统功放在回退时效率急剧下降。Doherty架构是解决方案之一而逆F类也可以与Doherty结合。或者可以设计一种“连续逆F”模式使其在6dB回退范围内仍能保持较高的效率这需要对基波和二次谐波阻抗进行更复杂的协同设计。5.3 从PCB到封装集成化设计趋势对于毫米波或高集成度应用分立元件和PCB微带线不再适用。设计需要向单片微波集成电路MMIC或先进封装如Fan-Out转移。MMIC设计在芯片上可以使用传输线、MIM电容和螺旋电感来实现匹配网络。其优点是寄生参数可控、一致性好。设计“二次谐波峰值”时需要精确的电磁场仿真来建模这些无源结构。芯片上的电感Q值较低这会限制效率的提升。封装内匹配在封装基板如LTCC、HDI上制作匹配网络可以节省芯片面积并利用基板的高Q值无源元件。这要求芯片-封装协同设计Co-Design将晶体管的输出焊盘、键合线或倒装焊凸点、封装内的匹配网络作为一个整体来仿真和优化。此时“二次谐波峰值”网络可能部分在芯片上部分在封装内设计分割和接口处的阻抗连续性至关重要。逆F类功放的设计从理论到实践是一条充满挑战但也极具回报的道路。“二次谐波峰值”这类技术正是工程师们在理想与现实之间搭建的智慧桥梁。它没有教科书上写的那么刻板更多的是在仿真迭代和调试测试中寻找那个最佳的平衡点。每一次波形变得更方一点效率提升一个百分点都是对这份工作的最好回馈。记住仿真只是起点真正的设计在实验室里完成。多动手多测量多思考波形背后的阻抗故事你就能逐渐掌握这门让电能高效转化为射频信号的艺术。
